

## 1.4 - Diodi di potenza e diodi Schottky

## Diodi di potenza

Diodi di potenza al silicio a giunzione pn

Valori tipici di  $V_{KN}$  **0.7÷1.2 V**,

Valori di resistenze tali da mantenere le cadute alla corrente nominale a **1÷2.2 V**.

Correnti nominali da pochi **A** fino a **4000÷5000 A**.

Corrente inversa di fuga  $I_R$  molto piccola rispetto alla corrente nominale  $I_{FN}$  ( $I_{FN}/I_R$  maggiore di **20000÷40000**).

## Diodi di potenza

Se la tensione inversa supera un valore limite  $BV_{KA}$  (tensione di “**Breakdown**”), si ha la scarica a valanga e la corrente inversa aumenta bruscamente.

I valori di  $BV_{KA}$  variano molto da un dispositivo all'altro e possono andare da poche decine di Volt fino a **6000 V**.


Alcuni diodi (a “**valanga controllata**”) sono costruiti in modo da poter **sopportare**, entro dati limiti di corrente, tensione e di durata, le condizioni di breakdown.

# Diodi di potenza

Part number	$V_{RRM}$ (V)	$I_{FAVM}$ (A)	$I_{FSM}$ (kA)	Package* (mm)
5SDA 11D1702	1700	1310	15.0	60/34
5SDA 27F2002	2000	2700	31.0	75/47
5SDA 10D2303	2300	1140	13.5	60/34
5SDA 24F2303	2300	2350	29.0	75/47
5SDA 09D2604	2600	1020	11.5	60/34
5SDA 08D3205	3200	910	9.2	60/34
5SDA 19F3205	3200	1870	23.5	75/47
5SDA 21F3204	3200	2110	26.0	75/47
5SDA 07D3806	3800	790	7.6	60/34
5SDA 16F3806	3800	1620	20.5	75/47
5SDA 06D5007	5000	690	7.0	60/34
5SDA 14F5007	5000	1410	17.5	75/47
5SDD 60N2800	2000	6830	87.0	150/100
5SDD 51L2800	2000	5380	65.0	120/78
5SDD 60Q2800	2000	7385	87.0	150/100
5SDD 11D2800	2800	1285	15.0	60/34
5SDD 24F2800	2800	2600	30.0	75/47
5SDD 08D5000	5000	1030	12.0	60/34
5SDD 20F5000	5000	1980	24.0	75/47
5SDD 33L5500	5000	3480	46.0	120/78
5SDD 48H3200	3200	4700	61.0	102/63
5SDD 54N4000	3600	5200	85.0	150/100
5SDD 40H4000	4000	3930	46.0	102/63
5SDD 50N5500	5000	4700	73.0	150/100
5SDD 38H5000	5000	3810	45.0	102/63
5SDD 31H6000	6000	3080	40.0	102/63


# Diodi di potenza

## Simbolo e caratteristica statica



# Diodi di potenza

## Sezione di un diodo a giunzione pn




La sezione varia secondo la corrente che deve circolare

Lo strato n<sup>-</sup>, chiamato regione di drift e assente nei diodi di segnale, è tanto più largo quanto maggiore è la tensione inversa da sostenere


# Diodi di potenza: Commutazioni

Circuito di prova per le forme d'onda  
e per i tempi di commutazione



# Diodi di potenza: Commutazioni

## Commutazioni




# Diodi di potenza: Commutazioni

## Elementi rilevanti:

- overshoot di tensione al turn-on dovuta all'induttanza del wafer di silicio e delle connessioni; tale overshoot cresce al crescere della  $di/dt$
- corrente di recovery al turn-off: le cariche in eccesso nella regione di drift devono essere rimosse prima che la giunzione possa essere contropolarizzata. Tale rimozione avviene grazie alla ricombinazione e all'azione della corrente negativa.
- la tensione rimane quella dello stato on finché vi sono portatori in eccesso, poi la giunzione diventa contropolarizzata e la tensione sale rapidamente

# Diodi di potenza Schottky



**Struttura:** viene depositato un film metallico sullo strato n<sup>-</sup> del semiconduttore, il film è l'elettrodo positivo e il semiconduttore è il catodo.

**Caduta** in conduzione diretta ridotta rispetto ai diodi a giunzione pn.

$V_{KN}$  è tipicamente di **0.3-0.4 V** → **perdite** di conduzione molto **ridotte**.

## Diodi di potenza Schottky

**Tempi di commutazione** molto **ridotti** rispetto ai corrispondenti diodi al silicio di potenza a giunzione pn perchè non hanno portatori di minoranza che devono essere iniettati al turn-on ed estratti al turn-off

**Overshoot alla commutazione** molto **ridotti** rispetto ai corrispondenti diodi al silicio di potenza a giunzione pn perchè non hanno portatori di minoranza che devono essere iniettati al turn-on ed estratti al turn-off

Per contro, la massima **tensione** inversa di **breakdown**  $BV_{KA}$  è minore. I limiti massimi dei dispositivi commerciali non superano **200 V**.

## Diodi di potenza: Limiti Massimi

Per un diodo di potenza, un esempio di specificazione dei limiti massimi assoluti può essere:

- Absolute maximum ratings,  $T_C=25\text{ °C}$  (unless otherwise specified)

Peak repetitive reverse voltage	$V_{RRM}$	1000 V
Working peak reverse voltage	$V_{RWM}$	1000 V
DC blocking voltage	$V_R$	1000 V
Average rectified forward current ( $T_C=117\text{ °C}$ )	$I_{F(AV)}$	30 A

## Diodi di potenza: Specifiche

Per un **diodo di potenza**, come per gli altri dispositivi, il costruttore **specifica** tre tipi di dati:

- “**limiti massimi assoluti**” (“**absolute maximum ratings**”) valori che **non devono** essere superati per non danneggiare il componente.
- “**caratteristiche**” (“**characteristics**”) che comprendono **sia** valori **minimi e/o massimi**, in ben precise condizioni di funzionamento e di temperatura, che si **garantisce** non vengano superati, **sia** valori tipici.
- “**curve tipiche**” (“**typical performance curves**”) che mostrano l’influenza delle variazioni delle condizioni di funzionamento sui vari parametri del dispositivo.

## Diodi di potenza: Limiti Massimi

Repetitive peak surge current (square wave, 20 kHz)	$I_{FSM}$	60 A
Nonrepetitive peak surge current (halfwaave, 1 phase, 60 hz)	$I_{FNRSM}$	300 A
Maximum power dissipation	$P_D$	125 W
Avalanche energy	$E_{AVL}$	20 mJ
Operating and storage temperature	$T_{STG}, T_J$	-65 to +125 °C

# Diodi di potenza: Caratteristiche

Esempio di specificazione:  
caratteristiche **garantite**

$V_F$	at $I_F = 30 \text{ A}$ , $T_C = 25 \text{ °C}$	Max	1.8 V
$V_F$	at $I_F = 30 \text{ A}$ , $T_C = 150 \text{ °C}$	Max	1.6 V
$I_R$	at $V_R = 800 \text{ V}$ , $T_C = 25 \text{ °C}$	Max	500 $\mu\text{A}$
$I_R$	at $V_R = 800 \text{ V}$ , $T_C = 150 \text{ °C}$	Max	1 mA
$t_{rr}$	at $I_F = 1 \text{ A}$ , $di_F/dt = 100 \text{ A}/\mu\text{s}$	Max	110 ns
$R_{\theta JC}$		Max	1.2 $\text{°C}/\text{W}$

valori indicativi:


$t_{rr}$	at $I_F = 30 \text{ A}$ , $di_F/dt = 100 \text{ A}/\mu\text{s}$	Typ	150 ns
$t_{ri}$	at $I_F = 30 \text{ A}$ , $di_F/dt = 100 \text{ A}/\mu\text{s}$	Typ	90 ns
$t_{rd}$	at $I_F = 30 \text{ A}$ , $di_F/dt = 100 \text{ A}/\mu\text{s}$	Typ	45 ns

# CAMPI DI APPLICAZIONE DEI DISPOSITIVI DI POTENZA

# PROCESSO DI FABBRICAZIONE BIPOLARI DI POTENZA

## TECNOLOGIA PLANARE


# Substrato N<sup>+</sup>



$$X_{N^+} \sim 600 \mu\text{m}$$

$$\rho \sim 10 \text{ m}\Omega \cdot \text{cm}$$

# Crescita epitassiale strati N e N<sup>-</sup>



Bassa Tensione ~ 100 V

$$X_{N^-} \sim 15 \mu\text{m}$$


$$\rho \sim 5 \Omega \cdot \text{cm}$$

Alta Tensione ~ 1000 V


$$X_{N^-} \sim 80 \mu\text{m}$$

$$\rho \sim 80 \Omega \cdot \text{cm}$$


# Ossidazione iniziale



# Fotolitografia




# Formazione anello di bordo



impianto ionico P  
(boro o alluminio)

diffusione in  
ambiente ossidante

# Formazione base




fototecnica base

impianto ionico  $P^+$

$$x_j \sim 10 \mu\text{m}$$

$$C_s \sim 10^{18} \text{ at/cm}^3$$

# Formazione emettitore




fototecnica  
emettitore

impianto ionico  $N^{++}$


$$x_j \sim 5 \mu\text{m}$$

$$C_s \sim 10^{20} \text{ at/cm}^3$$

# Contatti e metallizzazione




# Riduzione spessore e metallizzazione retro



$X \sim 400 \mu\text{m}$

metal TiNiAu

## Sezione di un transistor npn con emettitori e basi interallacciati



**BJT:** Componente bipolare, chiamato così perché la corrente è determinata sia dal flusso dei portatori di maggioranza che di minoranza

**BJT:** Componente controllato in corrente


**Power BJT:** lo spessore della base dovrebbe essere il più piccolo possibile per avere buona amplificazione e più grande possibile per sostenere maggiore tensione inversa.

**Power BJT:** realizzati con tanti emettitori e basi interconnessi per ridurre l'effetto di concentrazioni di corrente localizzate che provocano il breakdown secondario. Questo layout riduce anche la resistenza ohmica parassita e quindi la dissipazione.


# 1.5 - Transistori Bipolari (connessione Darlington)

# Transistori Bipolari (BJT) di potenza

## Simboli




BJT  
nnp



BJT  
pnp


# Transistori Bipolari npn di potenza in connessione Darlington

## Simbolo




# BJT di potenza: Caratteristiche statiche

Caratteristiche statiche ( $I_C$ ,  $V_{CE}$ ) param.  $I_B$




# BJT di potenza: Caratteristiche statiche

Caratteristiche statiche ( $I_C$ ,  $V_{CE}$ ) param.  $I_B$   
Diagramma espanso nella zona di saturazione




# BJT di potenza: Caratteristiche statiche

Guadagno di corrente  $\beta = I_C / I_B$  in zona attiva




# BJT di potenza: Commutazioni

Circuito di prova per le forme d'onda  
e per i tempi di commutazione



# BJT di potenza: Commutazioni

## Commutazioni



## BJT di potenza: Limiti Massimi Assoluti

Per un BJT di potenza, un esempio di specificazione dei limiti massimi assoluti può essere:

- Absolute maximum ratings ( $T_C=25\text{ }^\circ\text{C}$ )

Collector-emitter voltage	$V_{CEO}$	450 V
---------------------------	-----------	-------

Collector-emitter voltage ( $V_{BE} = -2.5\text{ V}$ )	$V_{CEX}$	700 V
---	-----------	-------

Emitter-base voltage	$V_{EBO}$	7 V
----------------------	-----------	-----

Collector current	$I_C$	30 A
-------------------	-------	------

Collector current ( $t_p \leq 5\text{ms}$ )	$I_{CM}$	60 A
---	----------	------

Base current	$I_B$	8 A
--------------	-------	-----

Base current ( $t_p \leq 5\text{ms}$ )	$I_{BM}$	30 A
--	----------	------

## BJT di potenza: Limiti Massimi Assoluti

Power dissipation	$P_{tot}$	150 W
Junction temperature	$T_j$	-65,+150 W
Insulation voltage ( $t=1$ mn)	$V_{ins}$	2500 V <sub>RMS</sub>
Screw torque (mounting terminals)		15 kg ·cm
Junction-case thermal resistance	$R_{th(j-c)}$	0.83 °C/W



## BJT di potenza: Caratteristiche

<b><math>I_{CER}</math></b> @ $T_j=25\text{ }^\circ\text{C}$ , $V_{CE}=V_{CEX}$ , $R_{BE}=5\ \Omega$	Max	1 mA
<b><math>I_{CER}</math></b> @ $T_j=125\text{ }^\circ\text{C}$ , $V_{CE}=V_{CEX}$ , $R_{BE}=5\ \Omega$	Max	8 mA
<b><math>I_{EBO}</math></b> @ $T_j=25\text{ }^\circ\text{C}$ , $I_C=0\text{ A}$ , $V_{BE}=-5\text{ V}$	Max	2 mA

### ON CHARACTERISTICS

<b><math>V_{CE\text{ sat}}</math></b> @ $T_j=25\text{ }^\circ\text{C}$ , $I_C=20\text{ A}$ , $I_B=4\text{ A}$ , pulsed $t_p<300\mu\text{s}$ $d<2\%$	Max	1.5 V
<b><math>V_{CE\text{ sat}}</math></b> @ $T_j=25\text{ }^\circ\text{C}$ , $I_C=30\text{ A}$ , $I_B=8\text{ A}$ , pulsed $t_p<300\mu\text{s}$ $d<2\%$	Max	3.5 V
<b><math>V_{BE\text{ sat}}</math></b> @ $T_j=25\text{ }^\circ\text{C}$ , $I_C=20\text{ A}$ , $I_B=4\text{ A}$ , pulsed $t_p<300\mu\text{s}$ $d<2\%$	Max	1.6 V



## BJT di potenza: Caratteristiche

**t<sub>f</sub>** @ T<sub>j</sub>=25 °C, V<sub>CC</sub>=150 V, I<sub>C</sub>=20 A,  
 I<sub>B1</sub>=- I<sub>B2</sub>=4 A

Typ	0.3 μs
Max	0.8 μs

- Switching times on inductive load

**t<sub>s</sub>** @ T<sub>j</sub>=25 °C, V<sub>CC</sub>=300 V, V<sub>BB</sub>=-5 V,  
 I<sub>C</sub>=20 A, I<sub>Bend</sub>=4 A, L<sub>B</sub>=1.5μH

Typ	3.5 μs
-----	--------

**t<sub>s</sub>** @ T<sub>j</sub>=100 °C, V<sub>CC</sub>=300 V, V<sub>BB</sub>=-5 V,  
 I<sub>C</sub>=20 A, I<sub>Bend</sub>=4 A, L<sub>B</sub>=1.5μH

Max	5 μs
-----	------

**t<sub>f</sub>** @ T<sub>j</sub>=25 °C, V<sub>CC</sub>=300 V, V<sub>BB</sub>=-5 V,  
 I<sub>C</sub>=20 A, I<sub>Bend</sub>=4 A, L<sub>B</sub>=1.5μH

Typ	0.08 μs
-----	---------

**t<sub>f</sub>** @ T<sub>j</sub>=100 °C, V<sub>CC</sub>=300 V, V<sub>BB</sub>=-5 V,  
 I<sub>C</sub>=20 A, I<sub>Bend</sub>=4 A, L<sub>B</sub>=1.5μH


Max	0.4 μs
-----	--------

## 1.6 - MOSFET di potenza

E


I

# Struttura del PMOS




E

I



$W_c$



$L_c$

$N^-$

$P$

$P^+$

$N^{++}$

$N^+$


1

45

E

# Struttura 3D del PMOS

I




Il source è costituito da molte aree connesse in parallelo e circondate dalle regioni di gate. Ciò serve a massimizzare la larghezza delle regioni di gate e quindi il guadagno.


E

I

# Simulazione 2D di una cella PMOS

 $10^{14}$  $10^{17}$  $10^{20}$ at/cm<sup>3</sup>

# MOSFET di potenza



Il gate è isolato dal body da uno strato di ossido, quindi non ci può essere iniezione di cariche minoritarie dal gate, e non sembrerebbe quindi possibile la circolazione di corrente drain-source.


## MOSFET di potenza

Tuttavia, l'applicazione di una tensione che polarizza positivamente il gate rispetto al source converte la superficie di silicio sotto l'ossido che isola il gate in uno strato n<sup>-</sup>, detto canale, connettendo così il source al drain e consentendo la circolazione di una corrente significativa.

Per minimizzare il rischio che il transistor parassita si accenda, la regione del body è cortocircuitata al source tramite uno strato di metallizzazione (body-source short).


Questo strato aumenta la conduttività della regione di drift formando un accumulo di cariche che aiuta a minimizzare la resistenza in on; inoltre tende ad aumentare il raggio di curvatura della regione di svuotamento (depletion layer).

# MOSFET di potenza




# MOSFET di potenza

## Simboli



MOSFET  
a canale n




MOSFET  
a canale p


# MOSFET di potenza

## Simboli

col diodo integrale messo in evidenza




MOSFET  
a canale n



MOSFET  
a canale p


# MOSFET di potenza: Caratteristiche statiche

Caratteristiche statiche ( $I_D$ ,  $V_{DS}$ ) param.  $V_{GS}$



# MOSFET di potenza: Caratteristiche statiche

Caratteristica di trasferimento ( $I_D$ ,  $V_{SG}$ )  
in regione attiva



# MOSFET di potenza: Applicazioni

Caratteristiche dei MOSFET di potenza, usati come **interruttori a conduzione inversa:**

Pilotaggio molto semplice;

**intrinsecamente più veloci** degli altri dispositivi di potenza ma un pò **più costosi** e più sensibili alle **sovratensioni**.

**Cadute in conduzione** maggiori, specie con dispositivi per **alte tensioni**.


Limiti di correnti e tensioni

da **pochi** Ampere fino a **100 A**

da **poche** decine di Volt fino a circa **1500 V**.


# MOSFET di potenza: Commutazioni

Circuito di prova per le forme d'onda  
e per i tempi di commutazione



# MOSFET di potenza: Commutazioni

## Capacità Equivalenti




I mosfet di potenza sono intrinsecamente più veloci dei dispositivi bipolari perchè non hanno portatori minoritari in eccesso che devono essere rimossi alle commutazioni. Le uniche cariche in gioco sono quelle relative alle capacità parassite.

La capacità drain-source influenza limitatamente le commutazioni.



# MOSFET di potenza: Commutazioni

## Capacità Equivalenti



# MOSFET di potenza: Commutazioni


## Capacità Equivalenti




Le capacità variano, però  $C_{gs}$  può essere assunta costante in prima approssimazione. Le variazioni di  $C_{gd}$  invece sono maggiori; si possono però assumere i due valori discreti indicati in figura.

# MOSFET di potenza: Commutazioni

## Commutazioni




# MOSFET di potenza: Commutazioni



Nella fase flat, l'intera corrente  $i_G$  scorre nella capacità  $C_{GD}$  e la tensione  $V_{GS}$  resta al valore necessario per mantenere la corrente  $i_D$ . Quando  $V_{DS}$  raggiunge il valore "on", la  $V_{GS}$  riprende la sua crescita esponenziale.

# MOSFET di potenza: Commutazioni

## Commutazioni



## MOSFET di potenza: Specifiche

Anche per i **MOSFET di potenza** si **specificano** tre tipi di dati: **limiti massimi assoluti (absolute maximum ratings)**, **caratteristiche (characteristics)**, **curve tipiche (typical performance curves)** (si vedano le definizioni date trattando dei diodi di potenza).

## MOSFET di potenza: Limiti Massimi

Per un MOSFET di potenza, un esempio di specificazione dei limiti massimi assoluti può essere:

- Absolute maximum ratings

Continuous Drain Current

( $V_{GS}=10\text{ V}$ ,  $T_C=25\text{ °C}$ )

$I_D$  16 A

Continuous Drain Current

( $V_{GS}=10\text{ V}$ ,  $T_C=100\text{ °C}$ )

$I_D$  10 A

Pulsed Drain Current

(repetitive rating) (1)

$I_{DM}$  64 A

## MOSFET di potenza: Limiti Massimi

Power Dissipation ( $T_C=25\text{ °C}$ )	$P_{D25}$	280 W
Linear Derating Factor	$DF$	2.2 W / °C
Gate to Source Voltage	$V_{GS}$	$\pm 20\text{ V}$
Single Pulse Avalanche Energy(2)	$E_{AS}$	1000 mJ
Avalanche Current (1)	$I_{AR}$	16 A
Repetitive Avalanche Energy (1)	$E_{AR}$	28 mJ
Peak Diode Recovery dv/dt (3)	$dv/dt$	3.0 V/ns
Operating Junction and Storage Temperature Range	$T_J, T_{STG}$	-55/+150 °C
Soldering Temperature (for 10 s, 1.6 mm from case)		300 °C
Mounting Torque (6-32 or M3 screw)		1.1 Nm

## MOSFET di potenza: Caratteristiche

Per un MOSFET di potenza, un esempio di specificazione delle caratteristiche **garantite** e **tipiche** può essere:

### - Thermal resistance

<b><math>R_{\theta JC}</math></b>	Junction to Case	Max	0.45 °C /W
<b><math>R_{\theta CS}</math></b>	Case to Sink, Flat, Greased Surface	Typ	0.24 °C /W
<b><math>R_{\theta JA}</math></b>	Junction to Ambient	Max	40 °C /W

### - Electrical characteristics @ **$T_C=25$ °C** (unless otherwise specified)

<b><math>BV_{DSS}</math></b>	@ $V_{GS}=0V, I_D=250 \mu A$	Min.	600 V
------------------------------	------------------------------	------	-------

## MOSFET di potenza: Caratteristiche

$\Delta BV_{DSS}/\Delta T_J$  @  $T_J=25\text{ }^\circ\text{C}, I_D=1\text{ mA}$  Typ 0.83 V/  $^\circ\text{C}$

$R_{DS(on)}$  @  $V_{GS}=10\text{ V}, I_D=9.6\text{ A}$  (4) Max 0.40  $\Omega$

$V_{GS(th)}$  @  $V_{DS}=V_{GS}, I_D=250\text{ }\mu\text{A}$  Min/Max 2/4 V

$g_{fs}$  (Forward transconductance)

@  $V_{DS}=50\text{ V}, I_D=9.6\text{ A}$  (4) Min 13 S

$I_{DSS}$  @  $V_{DS}=600\text{ V}, V_{GS}=0\text{ V}$  Max 100  $\mu\text{A}$

$I_{DSS}$  @  $V_{DS}=480\text{ V},$   
 $V_{GS}=0\text{ V}, T_J=125\text{ }^\circ\text{C}$  Max 500  $\mu\text{A}$

$I_{GSS}$  Gate to Source Forward Leakage  
 @  $V_{GS}=20\text{ V}$  Max 100 nA

$I_{GSS}$  Gate to Source Reverse Leakage  
 @  $V_{GS}=-20\text{ V}$  Max -100 nA

# MOSFET di potenza: Caratteristiche

$Q_G$	@ $I_D=16\text{ A}$ , $V_{DS}=360\text{ V}$ , $V_{GS}=10\text{ V}$	Max 210 nC
$Q_{GS}$	@ as above	Max 26 nC
$Q_{GD}$	@ as above	Max 110 nC
$t_{d(on)}$	@ $E=300\text{ V}$ , $I_D=16\text{ A}$ , $R_G=4.5\ \Omega$ , $R_D=18\ \Omega$	Typ 19 ns
$t_r$	@ as above	Typ 54 ns
$t_{d(off)}$	@ as above	Typ 110 ns
$t_f$	@ as above	Typ 56 ns
$L_D$		Typ 5 nH
$L_S$		Typ 13 nH

## MOSFET di potenza: Caratteristiche

$C_{ISS}$	@ $V_{GS}=0$ V, $V_{DS}=25$ V, f=1 MHz	Typ 3900 pF
$C_{OSS}$	@ as above	Typ 440 pF
$C_{RSS}$	@ as above	Typ 98 pF

### - Source-Drain (Body Diode) Ratings and Characteristics



$I_S$	Continuous Source Current	Max 16 A
$I_{SM}$	Pulsed Source Current	Max 64 A
$V_{SD}$	Diode Forward Voltage @ $V_{GS}=0$ V, $I_S=16$ A, $T_J=25$ °C	Max 1.8 V

## MOSFET di potenza: Caratteristiche



$t_{rr}$	Reverse Recovery Time @ $I_S=16$ A, $T_J=25$ °C, $di/dt=100$ A/ $\mu$ s	Max 920 ns Typ 610 ns
$Q_{rr}$	Reverse Recovery Charge @ as above	Max 9.9 $\mu$ C Typ 6.6 $\mu$ C
$t_{on}$	Forward Turn-On Time: intrinsic turn-on time is negligible, turn on is dominated by $L_S+L_D$	

# 1.7 - IGBT

# Struttura PMOS





# Struttura IGBT




La principale differenza rispetto al mosfet è lo strato aggiuntivo P+ che forma il drain dell'IGBT. Questo forma una giunzione pn che inietta portatori minoritari nella regione drain del mosfet (N<sup>-</sup>)

# Mosfet, transistors e resistori che compongono lo schema equivalente





# Struttura IGBT



Questa struttura ha un tiristore parassita, lo strato di metallizzazione che cortocircuita il body ed il source serve a minimizzare la probabilità di accensione del tiristore parassita.

Flusso dei portatori stato ON  $V_G > V_T$   $V_{CE} > 0$



All'accensione avviene quanto descritto per il mosfet nella zona gate-source, ma in aggiunta vi è un'iniezione di lacune dalla zona  $P^+$  alla zona  $N^-$  secondo molti percorsi che interessano tutta l'area del semiconduttore.

- L'IGBT é un dispositivo a conduzione “mista”
- Le caratteristiche di uscita sono determinate dal guadagno del PNP  
(bassa resistenza di uscita alle alte tensioni)
- Le caratteristiche di ingresso sono analoghe a quelle dei MOS di potenza  
(pilotaggio in tensione)



E

I


$$\beta_{PNP} = \frac{I_C}{I_B} = \frac{I_C}{I_{mos}}$$

$$I_{CE} = I_C + I_{mos}$$

$$I_{CE} = I_{mos} (1 + \beta_{PNP})$$





# Mosfet, transistors e resistori che compongono lo schema equivalente



# IGBT (Insulated Gate Bipolar Transistor)

## Simboli




Simboli alternativi di  
IGBT  
a canale n

# Buffer layer


La regione N<sup>+</sup> viene chiamata buffer layer; essa inietta portatori di carica nella regione di deriva, debolmente drogata, aumentandone la conduttività e migliorando il tempo di commutazione.

La presenza dello strato N<sup>+</sup> altera la distribuzione del campo elettrico da triangolare a trapezoidale, consentendo così un minor spessore della regione di drift e quindi minor resistività. Questo si traduce in minor perdite in conduzione.



# IGBT (Insulated Gate Bipolar Transistor)


## Struttura interna equivalente



La caduta di tensione sulla resistenza del body tende a polarizzare positivamente la giunzione base emettitore del transistor parassita npn. Se questo si accende, avviene il fenomeno chiamato latch-up; il dispositivo funziona come un tiristore e il gate non ha più controllo sulla corrente di drain.


# IGBT

Caratteristiche statiche ( $I_C$ ,  $V_{CE}$ ) param.  $V_{GE}$




# IGBT

Caratteristica di trasferimento ( $I_D$ ,  $V_{SG}$ )  
in regione attiva




# IGBT

Miglioramenti della caratteristica di uscita (dati Mitsubishi '98)



# IGBT – Trend di sviluppo (dati Mitsubishi '07)


3<sup>rd</sup> Gen. Planar (3um), PT




1200V class IGBT

- Shrink cell → 1/10
- Thinner → -30%

C (collector)



4<sup>th</sup> Gen. Trench (1um), PT




5<sup>th</sup> Gen. CSTBT™ (1um), LPT

N-type CS layer

New structure implementing modified CSTBT cell design, optimized LPT concept and advanced fabrication process


# IGBT – tecnologia planare e trench



Nella tecnologia trench, il canale è verticale, la dispersione della corrente è minore, la resistività è minore, è possibile realizzare delle celle più strette


ISPSD '06

# IGBT – Trend di sviluppo (dati Mitsubishi '07)




# IGBT

Circuito di prova per le forme d'onda  
e per i tempi di commutazione




# IGBT


## Commutazioni



# IGBT package



Modulo



Press pack

## IGBT: Specifiche

Anche per gli **IGBT** si **specificano** tre tipi di dati: **limiti massimi assoluti (absolute maximum ratings)**, **caratteristiche (characteristics)**, **curve tipiche (typical performance curves)** (si vedano le definizioni date trattando dei diodi di potenza).

# IGBT: Dati tecnici


Per la spiegazione dei dati  
tecnici vedere il file

APPLYING IGBT

# 1.8 - SCR

# SCR (Silicon Controlled Rectifier)


## Simboli



Simboli alternativi dell'SCR


# SCR (Silicon Controlled Rectifier)

Schema interno equivalente  
derivato dalla struttura a quattro strati pnpn




# SCR (Silicon Controlled Rectifier)

Schema interno equivalente  
derivato dalla struttura a quattro strati pnpn




# SCR (Silicon Controlled Rectifier)

Caratteristiche statiche ( $I_A$ ,  $V_{AK}$ ) param.  $I_G$



# SCR (Silicon Controlled Rectifier)


Circuito di prova per illustrare  
l'innescò ed il comportamento bistabile



# SCR (Silicon Controlled Rectifier)

Punti di equilibrio con  $I_G = 0$


Con  $I_G = 0$  vi sono due punti ( $P_1$  e  $P_3$ ) di equilibrio stabile ed uno ( $P_2$ ) di equilibrio instabile



# SCR (Silicon Controlled Rectifier)

Condizione di interdizione  $P_3$  ( $I_G = 0$ )


Il punto  $P_3$   
corrisponde alla  
**INTERDIZIONE**  
(alta tensione  $V_{AK}$   
e piccola  
corrente  $I_A$ )



# SCR (Silicon Controlled Rectifier)

Innesco (con  $I_G = I_{G1} > 0$ )


Per causare  
l'INNESCO  
dell'SCR si manda  
in gate una  
adeguata corrente  
 $I_G > 0$  (ad es.  $I_{G1}$ )



# SCR (Silicon Controlled Rectifier)

Innesco (con  $I_G = I_{G1} > 0$ )


In tali condizioni,  
l'unico punto  
di equilibrio  
possibile  
è  $P_1$



# SCR (Silicon Controlled Rectifier)


Condizione di conduzione  $P_1$  ( $I_G = 0$ )

L'SCR rimane in  
CONDUZIONE,  
in  $P_1$  (alta corrente  
 $I_A$  e piccola  
tensione  $V_{AK}$ )  
anche quando si  
torna a  $I_G = 0$




# SCR (Silicon Controlled Rectifier)

Schema interno equivalente di principio  
corrispondente alla struttura distribuita dell'SCR




# SCR (Silicon Controlled Rectifier)

Circuito di prova per le forme d'onda  
e per i tempi di commutazione



# SCR (Silicon Controlled Rectifier)


## Commutazioni



# 1.9 - GTO


# GTO (Gate Turn Off thyristor)

Simbolo



# GTO (Gate Turn Off thyristor)

## Struttura a quattro strati pnpn




### Note:

- la struttura altamente interdigitata gate-catodo favorisce il turn-off
- i catodi appaiono come isole direttamente a contatto col metallo
- le regioni n+ dell'anodo facilitano la rimozione delle lacune in eccesso in n-, riducendo il tempo di storage durante il turn-off

# GTO (Gate Turn Off thyristor)


Caratteristiche statiche ( $I_A$ ,  $V_{AK}$ ) param.  $I_G$



# GTO (Gate Turn Off thyristor)

Punti di equilibrio con  $I_G = 0$


Come per l'SCR,  
con  $I_G = 0$  vi sono  
due punti ( $P_1$  e  $P_3$ )  
di equilibrio stabile  
ed uno ( $P_2$ ) di  
equilibrio instabile



# GTO (Gate Turn Off thyristor)

Condizione di conduzione  $P_1$  ( $I_G = 0$ )


Se il GTO è in  
CONDUZIONE,  
nel punto di  
equilibrio  
stabile  $P_1$   
con  $I_G = 0$ .....



# GTO (Gate Turn Off thyristor)

Spegnimento mediante comando  $I_G = I_{G3} < 0$


portando  $I_G$  ad un valore negativo  $I_G = I_{G3} < 0$ , l'unico punto possibile di funzionamento è  $P_4$  (interdizione)



# GTO (Gate Turn Off thyristor)


Condizione di interdizione  $P_3$  ( $I_G = 0$ )

Quando si torna ad  $I_G = 0$ , il GTO rimane **INTERDETTO** nel punto di equilibrio stabile  $P_3$




# GTO (Gate Turn Off thyristor)

Schema interno equivalente di principio  
corrispondente alla struttura distribuita del GTO




# GTO (Gate Turn Off thyristor)

Circuito di prova per le forme d'onda  
e per i tempi di commutazione



# GTO (Gate Turn Off thyristor)


## Commutazioni



# 1.10 - TRIAC


# TRIAC (Triode AC thyristor)

Simbolo




# TRIAC (Triode AC thyristor)

Caratteristiche statiche  
( $I_{MT2}$ ,  $V_{MT2MT1}$ ) param.  $I_G$




# TRIAC (Triode AC thyristor)

Circuito di applicazione tipica  
in Corrente Alternata con carico Induttivo-Resistivo




# TRIAC (Triode AC thyristor)

## Andamenti tipici di corrente e tensione con carico Induttivo-Resistivo in CA



# TRIAC (Triode AC thyristor)

## Commutazione allo spegnimento




# 1.10 - IGCT



# IGCT (Integrated Gate Commutated thyristor)



Struttura del GTO, del diodo di potenza e dell'IGCT




# IGCT (Integrated Gate Commutated thyristor)





Nello stato on, un GCT si comporta come un SCR o un GTO  
 Nello stato off, la giunzione gate-catodo e' contropolarizzata, non e' interessata da circolazione di corrente che passa tutta attraverso il gate.

# IGCT (Integrated Gate Commutated thyristor)





Il tempo di storage e' fortemente ridotto  
 La connessione serie di GCT e' piu' facile  
 L'IGCT puo' spegnere alte correnti anche senza snubber

## GTO structure



## IGCT structure




BUFFER  
LAYER



Con l'anodo emettitore sottile, parte degli elettroni si ricombinano sulla superficie metallica di contatto senza generare lacune.

TRANSPARENT  
EMITTER


ABB '97

# Turn-off Waveforms of GCT&GTO Thyristors






# Perdite di conduzione




IGCT




IGBT

# Perdite di commutazione



## IGCT



## IGBT

# IGCT: Dati tecnici


Per la spiegazione dei dati  
tecnici vedere il file

APPLYING IGCT


## Evoluzione dei semiconduttori di potenza

- **DIODO (1955)**
- **TIRISTORE, TRIAC (1958)**
- **BIPOLAR POWER TRANSISTOR (1975)**
- **GATE TURN OFF THYRISTOR (GTO) (1980)**
- **POWER MOSFET (1975)**
- **INSULATED GATE BIPOLAR TRANSISTOR (IGBT) ( 1985)**
- **INTEGRATED GATE COMMUTATED THYRISTOR (IGCT) (1996)**
- **SILICON CARBIDE DEVICES**

# Tendenza di sviluppo dei semiconduttori di potenza



# Settori di applicazione dei semiconduttori di potenza



## **Orientamento e sviluppo dei semiconduttori di potenza**

- **Graduale obsolescenza dei dispositivi a controllo di fase (tiristori e triac)**
- **Dominio dei semiconduttori con controllo di gate isolato (IGBT, Power Mosfet)**
- **Graduale obsolescenza dei GTO (Sostituiti dagli IGBT – potenza inferiore ed IGCT – potenza superiore)**
- **Riduzione delle cadute di tensione in conduzione nei power mosfet ed IGBT**
- **Sviluppo di componenti silicon carbide (bassissima  $V_{on}$ ) che causeranno una nuova rivoluzione nel settore**